随着半导体巨头们为更大、更高效的芯片设计采用扇出面板级封装（FOPLP），日本的尼康加入了这场竞争。该公司从 7 月开始接受其新 DSP100 数字光刻系统的订单，该系统专为用于先进人工智能芯片封装的 600 毫米方形面板设计，根据其新闻稿以及来自 TechPowerUp 和 XenoSpectrum 的报道。
尼康预计将在 2026 财年首次交付 DSP100 设备。正如 TechPowerUp 所提到的，该系统支持由台积电、英特尔和三星引领的行业转变——这些公司正试图摆脱 300 毫米晶圆的限制。 经济日报此前透露，台积电计划于 2027 年开始其 FOPLP 技术的试点生产，初期将使用 300×300 毫米的晶圆——比早期测试中使用的 510×515 毫米格式更小。
虽然台积电可能最初会跳过更大的 510×515 毫米格式，但尼康的新系统支持在 600×600 毫米的玻璃或树脂面板上进行曝光，正如 TechPowerUp 所提到的，这将解锁更大的封装潜力。
尼康表示，DSP100 实现了 1.0 微米线距分辨率、±0.3 微米套准精度，并在 510×515 毫米格式下每小时可处理高达 50 个面板。此外，它还支持在高达 600×600 毫米的面板上进行曝光——与 300 毫米晶圆相比，对于 100 毫米芯片封装，每个基板的产量可提高 9 倍。
此外，该系统提供高精度校正基板翘曲和变形，通过无掩模技术降低生产成本，并利用固态光源最小化维护成本，尼康表示。
三星的进展
另一方面，三星目前提供先进的封装解决方案，如 ICube 2.5D、XCube 3D IC 和 2D FOPKG 封装。对于移动设备和可穿戴设备中的低功耗内存集成，它提供扇出板级和晶圆级封装平台。根据 span id=0 Newsis 的报道，三星已将 PLP 应用于 Galaxy Watch 的 Exynos W920 芯片，据报道还应用于 Pixel 手机的 Google Tensor G4 芯片。
然而，三星的 PLP 应用仍然主要局限于移动芯片和电源管理 IC。行业专家警告说，为了保持竞争力，三星必须将 PLP 技术扩展到人工智能和高性能计算（HPC）应用，报道指出。